


DENEY 5-1 Fark Yükselteci

DENEYİN AMACI

1. Transistörlü fark yükseltecinin çalışma prensibini anlamak.
2. Fark yükseltecinin giriş ve çıkış dalga şekillerini ölçmek.

GENEL BİLGİLER

Şekil 10-1-1'de, pratik bir işlemsel yükselteç ($\mu A741$) eşdeğer devresi gösterilmiştir. Bu devrenin yapısı, giriş katı fark yükselteci düzenlemesine sahip, çıkışı kapasitesiz (OCL) yükselteç yapısına benzemektedir.



Şekil 10-1-1 $\mu A741$ 'in eşdeğer devresi

Fark yükseltecinin özellikleri aşağıda kısaca analiz edilmiştir.


1. Fark yükseltecinin devre yapısı

Şekil 10-1-2(a)'da, ortak emetör direncine sahip iki adet ortak emetörlü yükselteç, iki giriş terminali (V_{i1} , V_{i2}) ve iki çıkış terminalinden (V_{o1} , V_{o2}) oluşan fark yükselteci devresi gösterilmiştir. Bir fark yükselteci entegre devresinin komple iç devresi Şekil 10-1-2(b)'de, devre sembolü ise Şekil 10-1-2(c)'de gösterilmiştir.


Fark yükseltecinin çıkış sinyali, iki giriş sinyali farkının yükseltilmesiyle elde edilir. Diğer bir ifadeyle çıkış sinyali, iki giriş sinyali arasındaki fark ile doğru orantılıdır: $V_o = A_v(V_{i1} - V_{i2})$.

2. Fark yükseltecinin giriş/çıkış konfigürasyonları:


- (1) Tek giriş, dengesiz çıkış
- (2) Tek giriş, dengeli çıkış
- (3) Çift giriş, dengesiz çıkış
- (4) Çift giriş, dengeli çıkış



(a) Temel devre



(b) Fark yükselteci IC'in iç devresi




(c) Sembol

Şekil 10-1-2 Fark yükseltici


Fark yükseltcinin giriş/çıkış konfigürasyonları aşağıda analiz edilmiştir:

Tek Giriş, Dengesiz Çıkış

Şekil 10-1-3'de gösterildiği gibi, Q1 ortak emetör düzenlemesine sahip olduğu için, V_{i1} baza uygulanır ve yükseltilir, çıkış da kollektörden alınır. Ortak emetörlü yükselteç karakteristiklerine bağlı olarak, kollektördeki çıkış sinyali, baz giriş sinyaline göre ters fazdadır, yani Q1'in V_{o1} çıkış sinyali V_{i1} ile ters fazdadır. Diğer bir ifadeyle, giriş ve çıkış arasındaki faz farkı 180° 'dir. $V_{o1} = -A_v V_{i1}$.



(a)




(b)

Şekil 10-1-3 Tek giriş, dengesiz çıkış (V_{o1})

Şekil 10-1-4(c)'de gösterildiği gibi, Q1'in bazına V_{i1} sinyali uygulandığı zaman, kollektörden alınan V_{o1} çıkışına ek olarak, emetörden de çıkış sinyali alınabilir. Emetör izleyici karakteristiklerine bağlı olarak, emetörden alınan çıkış sinyali, bazdaki giriş sinyali ile aynı fazda ve hemen hemen aynı genliktedir ($A_v \approx 1$). Bundan dolayı, Q1'in emetöründen alınan sinyal, V_{i1} ile aynı fazda ve hemen hemen aynı genliktedir.

Q1 ve Q2'nin emetörleri birbirine bağlı olduğu için, bazı toprağa bağlı olan Q2'nin emetöründen alınan sinyal de, Q1 ile aynı şekilde, V_{i1} ile aynı fazda ve hemen hemen aynı genliktedir.




Şekil 10-1-4 Tek giriş, dengesiz çıkış (V_{O2})

Q2'nin bazı direk toprağa bağlıyken, emetör ve toprak arasında Q2'nin emetör sinyali ortaya çıkmaktadır. Emetör ile baz arasında uygulanmış gibi olan bu sinyal, Q2'nin giriş sinyali olarak düşünülebilir. Q2'nin bazındaki sinyal, V_{i1} ile ters fazdadır. Diğer bir ifadeyle, Q2'nin bazına uygulanan sinyal, V_{i1} ile aynı genlikte fakat ters fazdadır.

Q2'nin bazına uygulanan, V_{i1} ile aynı genlikte fakat ters fazda olan sinyal Q2 tarafından yükseltilir ve kollektörden V_{O2} çıkış sinyali olarak alınır. Q2'nin bazındaki sinyal, V_{i1} ile ters fazda olduğu için ve aynı zamanda kollektörden alınan sinyalin baz sinyaliyle ters fazda olması dolayısıyla, V_{O2} , bu baz sinyaliyle ters fazda olduğu için, Şekil 10-1-4(b)'de gösterildiği gibi, V_{O2} , V_{i1} ile aynı fazdadır. Q1 ve Q2'nin gerilim kazançları A_v ise, Q2 baz sinyalinin genliği, Q1'in bazına uygulanan V_{i1} giriş sinyaline eşit olduğu için ($V_{O2}=A_v V_{i1}$) V_{O2} , V_{O1} 'e eşit ancak ters fazdadır.

Özetle, giriş sinyalinin V_{i1} 'e uygulanması durumunda, Şekil 10-1-5(a)'da gösterildiği gibi, V_{O1} 'den ters fazlı yükseltilmiş bir sinyal, V_{O2} 'den aynı fazlı yükseltilmiş bir sinyal elde edilir ve burada V_{O1} 'in genliği V_{O2} 'ye eşittir. Giriş sinyalinin V_{i2} 'ye uygulanması durumunda, Şekil 10-1-5(b)'de gösterildiği gibi, V_{O2} 'den ters fazlı yükseltilmiş bir sinyal, V_{O1} 'den aynı fazlı yükseltilmiş bir sinyal elde edilir.




Şekil 10-1-5 Tek girişli fark yükseltecinin çıkış sinyalleri

Giriş sinyali, tek-uç girişli fark yükseltecinin giriş uçlarından herhangi birine uygulandığında, V_{01} ve V_{02} 'den eşit genlikli ve ters fazlı yükseltilmiş sinyaller elde edilebilir.

Tek Giriş, Dengeli Çıkış


Şekil 10-1-6'da, tek girişli ve dengeli çıkışlı fark yükselteci konfigürasyonu ve dalga şekilleri gösterilmiştir.

$$V_o = V_{01} - V_{02} = 2V_{01} = -2A_v V_{i1} \text{ yada } 2A_v V_{i2}$$



Şekil 10-1-6 Tek girişli fark yükseltecinin çıkış sinyalleri

Çift Giriş, Dengesiz Çıkış



Şekil 10-1-7 Çift giriş, dengesiz çıkış konfigürasyonu

Şekil 10-1-7'de gösterildiği gibi,

$$V_{o1} = -A_v V_{i1} + A_v V_{i2} = -A_v (V_{i1} - V_{i2}) \quad (10-1-1)$$


$$V_{o2} = A_v V_{i1} + (-A_v V_{i2}) = A_v (V_{i1} - V_{i2}) \quad (10-1-2)$$

$$V_d = V_{i1} - V_{i2} = V_{i1} - (-V_{i1}) = 2V_{i1} \text{ or } V_d = -2V_{i1}$$


Denklem 10-1-1 ve 10-1-2'den:

Şekil 10-1-8'de gösterildiği gibi, $V_{i1}=V_{i2}$ iken $V_{o1} = 0$ ve $V_{o2}=0$ olur.

Şekil 10-1-9'da gösterildiği gibi, $V_{i1}=-V_{i2}$ iken $V_{o1} = -2A_v V_{i1}$ ve $V_{o2}=2A_v V_{i1}$ olur.



Şekil 10-1-8 $V_{i1} = V_{i2}$ iken, V_{o1} ve V_{o2} dalga şekilleri



Şekil 10-1-9 $V_{i1} = -V_{i2}$ olması durumunda, V_{o1} ve V_{o2} dalga şekilleri

Çift Giriş, Dengeli Çıkış

Şekil 10-1-8 ve 10-1-9'da gösterildiği gibi ,

$$V_o = V_{o1} - V_{o2} = -A_v (V_{i1} - V_{i2}) - A_v (V_{i1} - V_{i2})$$

$$V_o = -2A_v (V_{i1} - V_{i2}) = -2A_v V_d$$

$V_{i1}=V_{i2}$ iken $V_o = 0$ olur.

$V_{i1}=-V_{i2}$ iken $V_o = -2A_v(2V_{i1}) = -4 A_v V_{i1}$ olur.

Fark Yükseltecinin Kazançları

A_c : Ortak mod kazancı; sinyalin kendine göre yükseltme faktörüdür.

A_d : Diferansiyel mod kazancı; fark sinyaline göre yükseltme faktörüdür.

V_c : Ortak mod sinyal (sinyalin kendisi).

V_d : Diferansiyel mod sinyali (fark sinyali).

$$V_o = A_d V_d + A_c V_c$$

İdeal fark yükseltecinde, A_c değeri mümkün olduğunca küçüktür ve V_o değeri A_d ile doğru orantılıdır.

Ortak Mod Bastırma Oranı (CMRR)

$CMRR = A_d/A_c$, fark yükseltecinin (yada OPAMP) gürültüyü bastırma kapasitesini göstermek için kullanılır. CMRR değerinin yüksek olması, daha küçük A_c değerine karşılıktır ve gürültü bastırma kapasitesinin daha iyi olduğunu gösterir.

$$V_o = A_d V_d + A_c V_c = A_d V_d + A_d V_d \times \frac{A_c V_c}{A_d V_d} = A_d V_d \left(1 + \frac{V_c}{V_d} \times \frac{A_c}{A_d}\right)$$

$$V_o = A_d V_d \left(1 + \frac{1}{CMRR} \times \frac{V_c}{V_d}\right)$$

CMRR çok büyük olduğu zaman;

$$V_o = A_d V_d \left(1 + \frac{1}{CMRR} \times \frac{V_c}{V_d}\right) = A_d V_d (1 + 0) = A_d V_d$$













Ortak mod sinyal böylece bastırılmış olur. Gürültü tipik olarak, ortak mod sinyale benzer şekilde, V_{i1} ve V_{i2} 'de eşzamanlı olarak mevcut olacağı için, daha büyük CMRR değerine sahip fark yükselteci, daha iyi gürültü bastırma yeteneğine sahip olacaktır. CMRR değerlerine DA ve OPAMP kataloglarından bakılabilir.

KULLANILACAK ELEMANLAR


1. KL-22001 Temel Elektrik Devreleri Deney Düzeneđi
2. KL-25006 İşlemsel Yükselteç Devre Modülü (1)
3. Osiloskop

DENEYİN YAPILIŞI

1. KL-25006 modülünü, KL-22001 Temel Elektrik Devreleri Deney Düzeneđinin üzerine koyun ve a bloğunun konumunu belirleyin. Şekil 10-1-10'daki bağlantı diyagramı yardımıyla gerekli bağlantıları yapın. Bağlantı kablolarını kullanarak VR1'i devreye bağlayın. KL-22001 Düzeneđindeki +12VDC ve -12VDC sabit güç kaynaklarını, KL-25006 modülüne bağlayın.
2. KL-22001 Düzeneđinin üzerindeki Fonksiyon Üreticini kullanarak, IN ucuna 1KHz'lik bir sinüzoidal işaret uygulayın.
3. B ve C noktaları arasındaki direnç maksimum ve $V_{IN1}=V_{IN2}$ olacak şekilde VR1'i ayarlayın.
4. Osiloskop girişini (AC bağlantıda) OUT1 ucuna bağlayın. Osiloskop ekranında maksimum, bozulmasız çıkış dalga şekli elde edilecek şekilde, Fonksiyon Üreticinin genlik kontrol düğmesini yavaşça ayarlayın. IN1, IN2, OUT1 ve OUT2 uçlarındaki dalga şekillerini ölçün ve Tablo 10-1-1'e kaydedin.
5. B ve C noktaları arasındaki direnç minimum (0Ω) ve $V_{IN2}=0V$ olacak şekilde VR1'i ayarlayın.
6. 4. adımı tekrarlayın.
7. B ve C noktaları arasındaki direnç 500Ω ve $V_{IN2}= V_{IN1}/2$ olacak şekilde VR1'i ayarlayın.
8. 4. adımı tekrarlayın.

	$V_{IN1}=V_{IN2}$	$V_{IN2}=0V$	$V_{IN2}=1/2V_{IN1}$
V_{IN1}			
V_{IN2}			
V_{OUT1}			
V_{OUT2}			

Tablo 10-1-1



Şekil 10-1-10 Bağlantı diyagramı (KL-25006 blok a)

SONUÇLAR

Fark yükselteci, temel bir işlemsel yükselteç konfigürasyonudur ve aşağıdaki özelliklere sahiptir:

1. Yüksek diferansiyel-mod kazancı A_d
2. Düşük ortak-mod kazancı A_c
3. Yüksek ortak-mod bastırma oranı CMRR
4. Esnek giriş/çıkış konfigürasyonları

Tek giriş, dengesiz çıkış

Tek giriş, dengeli çıkış

Çift giriş, dengesiz çıkış

Çift giriş, dengeli çıkış

DENEY 5-2 İşlemsel Yükselteç Karakteristik Ölçümleri

DENEYİN AMACI


1. Önemli işlemsel yükselteç karakteristiklerini anlamak.
2. Önemli işlemsel yükselteç karakteristiklerini ölçmek.

GENEL BİLGİLER

Temel İşlemsel Yükselteç Karakteristikleri


OP-AMP, işlemsel yükselteç olarak adlandırılan bir IC'dir ve aynı zamanda OPA olarakta kısaltılabilir.

OPA, bir eviren giriş ucu (-), bir evirmeyen giriş ucu (+) ve bir çıkış terminalinden oluşan bir yükselteçtir ve sembolü Şekil 10-2-1'de gösterilmiştir.



Şekil 10-2-1 OP-AMP sembolü

OPA genellikle aynı genlikte ($\pm 3V \sim \pm 15V$ aralığında, çoğunlukla $\pm 12V$) ve zıt polaritede iki güç kaynağı ile çalışır. Bağlantı, Şekil 10-2-2'de gösterilmiştir.



Şekil 10-2-2 Çift besleme gerilimli OP-AMP


Şekil 10-1-1'de gösterilen OP-AMP eşdeğer devresi (741 örneği), OCL AMP'a çok benzemektedir. $V_i=0V$ iken $V_o=0V$ olacaktır. OP-AMP tek güç kaynağı ile de çalışabilir, ancak bu durumda V_i uygulandığında, V_o 0V yerine $V_{cc}/2$ olacaktır.

İdeal işlemsel yükselteç aşağıdaki karakteristiklere sahiptir:

1. $A_V = \infty$
2. $Z_i = \infty$
3. $Z_o = 0$
4. $BW = \infty$
5. $V_i = 0$ iken $V_o = 0$.
6. Karakteristikler sıcaklığa duyarlı değildir.

Yaygın olarak kullanılan karakteristik parametreler aşağıda tanımlanmıştır:

Giriş Empedansı (Z_i)




Şekil 10-2-3 Z_i ölçüm devresi

OP-AMP'ın ideal Z_i değeri ∞ olup, gerçek değeri çok büyüktür. Bununla birlikte, Şekil 10-2-3(a)'da gösterildiği gibi, çeşitli devrelerin bağlanmasından sonra Z_i , çevre elemanların (R_1 ve R_f) etkilerini de içerecektir. Şekil 10-2-3(b)'de gösterilen Z_i , yükleme etkisi kavramı kullanılarak hesaplanmaktadır.

Eğer $V_o = \frac{1}{2} V_s$, $Z_i = Z_o$ olur.

Çıkış Empedansı (Z_o)




Şekil 10-2-4 Z_o ölçüm devresi

Şekil 10-2-4(a)'daki Z_o hesaplama yöntemi, Z_i hesaplama yöntemi ile aynıdır. Şekil 10-2-4(b)'de gösterildiği gibi, $R_L = \infty$ iken $V_o' = V_o$ 'dır ve $Z_o = R_L$ iken $V_o' = V_o/2$ 'dir.


Şekil 10-2-4(a)'da gösterildiği gibi, ilk önce VR1K, $V_o' = V_{CC}/2$ olacak şekilde ayarlanır ve Z_o 'a eşit olan R_L (VR1Kab + 22 Ω) değeri ölçülür. $V_o' = V_{CC}/2$ ayarlanamazsa, Z_o 'ı hesaplamak için $V_o' = V_o R_L / (Z_o + R_L)$ gerilim bölücü denklemi kullanılabilir. Daha sonra $R_L = \infty$ yapılarak V_o ölçülebilir.

Yükselme Hızı (SR)



Şekil 10-2-5 Yükselme zamanı (t_r) ve yükselme hızı (SR) arasındaki ilişki

Şekil 10-2-5'te gösterildiği gibi, SR, OPA'nın sinyal iletim hızını göstermek için kullanılır. SR'nin büyük olması, sinyalin daha çabuk iletilmesine karşılık gelir ve aynı zamanda yüksek frekanslı sinyallerle çalışabilme kapasitesinin daha fazla olduğunu ifade eder. Genel olarak, daha büyük SR değeri daha yüksek bant genişliği anlamına gelmektedir.



Şekil 10-2-6 SR ölçüm devresi

SR ölçüm devresi Şekil 10-2-6'da gösterilmiştir. t_r ve V_{P-P} , V_O dalga şekliyle hesaplanabilir. Daha sonra $SR=0.8V_{P-P}/t_r$ denklemi yardımıyla SR değeri hesaplanabilir. Burada $0.8V_{P-P}$, yükselme zamanı süresince gerilimdeki değişimi ve t_r yükselme zamanını göstermektedir.

Bant Genişliği (BW)


İdeal OPA'nın bant genişliği ∞ olmakla birlikte gerçekte durum böyle değildir. Kataloglarda verilen tipik BW değeri birkaç MHz mertebesindedir. Pratikte, bant genişliğinin çok küçük olması, yüksek frekans devreleri için uygun değildir.

Ofset Gerilimi Ayarlama

İdeal OPA'larda $V_i=0$ iken $V_o=0V$ olmalıdır, ancak pratikte durum böyle olmamakta ve genellikle $V_i=0$ iken $V_o \neq 0V$ olmaktadır.

OPA'nın bir kontrol devresinde kullanılması durumunda, $V_i=0V$ iken V_o 'ın $0V$ 'dan farklı olması, devrenin çalışmasını etkileyecektir. Pratik devrelerde, $V_i=0$ iken $V_o=0V$ olmasını sağlamak için, ofset gerilim ayarı gerçekleştirilmelidir. Ofset gerilimi ayarlama yöntemleri aşağıdaki gibi sınıflandırılabilir.


1. Eviren yükselteçte ofset



Şekil 10-2-7 Eviren yükselteç için ofset gerilimi ayarı

$V_i=0V$ iken, VR 'yi $V_o=0V$ olacak şekilde ayarlayın. V_i toprağa bağlıyken $V_o=V_A(1+R_f/R_1)$ olduğu için, $VR1K\Omega$ ve $VR100K\Omega$ dirençlerinin ayarlanması V_o değerini değiştirebilir.


2. Evirmeyen yükselteçte offset



Şekil 10-2-8 Evirmeyen yükselteç için offset gerilimi ayarı

$A_v = -R_f/(R_1+R_2)$ olduğu için, $A_v \approx -R_f/R_1$ olması için, R_2 R_1 'den çok daha küçük olmalıdır. $V_i=0$ (toprağa bağlı) iken $V_o=V_A(-R_f/R_1)$ olduğu için, $VR1K\Omega$ ve $VR100K\Omega$ dirençlerinin ayarlanması V_o değerini değiştirebilir.


3. Gerilim izleyicide offset ayarı



Şekil 10-2-9 Gerilim izleyici için offset gerilimi ayarı

$V_i=0$ (giriş topraklanmış) iken $V_o=V_A(-R_f/R_1)$ olduğu için, $VR100K\Omega$ direncinin ayarlanması V_o değerini değiştirebilir.

4. İşlemsel yükselteçte offset null



Şekil 10-2-10 Offset null devresi

Şekil 10-2-10'da gösterilen devre, IC'nin offset null uçları kullanılarak gerçekleştirilir ve daha sonra V_o değeri, IC'nin dahili diferansiyel katmanının denge durumu ayarlanarak geliştirilebilir.

KULLANILACAK ELEMANLAR

1. KL-22001 Temel Elektrik Devreleri Deney Düzeneği
2. KL-25006 İşlemsel Yükselteç Devre Modülü (1)
3. Osiloskop
4. Multimetre

DENEYİN YAPILIŞI

A. Z_i 'nin Ölçülmesi


1. KL-25006 modülünü, KL-22001 Temel Elektrik Devreleri Deney Düzeneğinin üzerine koyun ve b bloğunu belirleyin. Şekil 10-2-11'deki bağlantı diyagramı yardımıyla gerekli bağlantıları yapın. Bağlantı kablolarını kullanarak VR3'ü devreye bağlayın. KL-22001 Düzeneğindeki +12VDC ve -12VDC sabit güç kaynaklarını, KL-25006 modülüne bağlayın.
2. KL-22001 Düzeneğindeki Fonksiyon Üreticini kullanarak, IN1 (TP1) ucuna 1KHz'lik sinüzoidal işaret uygulayın ve çıkış genliğini minimuma ayarlayın.
3. VR3(100K)'ü minimuma ayarlayın (B ve C uçları arası kısa devre). OUT (TP5) ucuna osiloskobun girişini bağlayın.
4. OUT (TP5) ucundan maksimum, bozulmasız çıkış dalga şekli elde edilecek şekilde, giriş genliğini yavaşça artırın.
5. IN1 (TP1) giriş ucundaki dalga şeklini ölçün ve kaydedin.

6. VR3'ü, OUT (TP5) ucundaki çıkış sinyali, 4. adımdaki dalga şeklinin yarısı olana kadar ayarlayın.


7. Güç kaynağını kapatın. VR3'ün bağlantı kablolarını çıkartın.

8. Multimetre kullanarak (Ω konumunda), VR3'ün B ve C uçları arasındaki direnç değerini ölçün ve kaydedin. Ölçülen değer, işlemsel yükselticinin Z_i direnç değeridir.

$Z_i =$ _____



Şekil 10-2-11 Z_i ölçüm devresi




Şekil 10-2-12 Bağlantı diyagramı (KL-25006 blok b)

B. Z_o 'ın Ölçülmesi


1. Şekil 10-2-13'teki devre ve Şekil 10-2-14'teki bağlantı diyagramı yardımıyla gerekli bağlantıları yapın. Bağlantı kablolarını kullanarak VR1'i devreye bağlayın. KL-22001 Düzeneğindeki +12VDC ve -12VDC sabit güç kaynaklarını, KL-25006 modülüne bağlayın.
2. KL-22001 Düzeneğindeki Fonksiyon Üreticini kullanarak, IN1 (TP1) ucuna 1KHz'lik sinüzoidal işaret uygulayın.
3. OUT (TP5) ucundan maksimum, bozulmasız çıkış dalga şekli elde edilecek şekilde, Fonksiyon Üreticinin genliğini ayarlayın.
4. Çıkış geriliminin tepeden tepeye değerini kaydedin.
 $V_{OUT} = \text{_____} V_{P-P}$
5. S1 konumuna bir klips yerleştirin ve V_{OUT} dalga şeklindeki değişimi gözlemleyin.
6. VR1(1K Ω)'i, V_{OUT} , 4. adımdakinin yarısı olana kadar ayarlayın.
7. Güç kaynağını kapatın.
8. Multimetre kullanarak (Ω konumunda), OUT (TP5) ucunun toprağa göre direncini ölçün. Bu değer işlemsel yükselticinin çıkış empedansıdır. Ölçülen Z_o değerini Tablo 10-2-1'e kaydedin.
9. Güç kaynağını açın. Tablo 10-2-1'de verilen diğer giriş frekansları için 3. adımdan 8. adıma kadar olan işlemleri tekrarlayın. Çıkış empedansının, giriş frekansıyla değişip değişmediğini kontrol edin.

Giriş Frekansı	Z _o
1 KHz	
100 Hz	
10 KHz	
50 KHz	

Tablo 10-2-1



Şekil 10-2-13 Zo ölçümü için devre




Şekil 10-2-14 Bağlantı diyagramı (KL-25006 blok b)


C. Yükselme Hızının Ölçülmesi

1. Şekil 10-2-15'teki devre ve Şekil 10-2-16'daki bağlantı diyagramı yardımıyla gerekli bağlantıları yapın. KL-22001 Düzeneğindeki +12VDC ve -12VDC sabit güç kaynaklarını, KL-25006 modülüne bağlayın.
2. KL-22001 Düzeneğindeki Fonksiyon Üreticini kullanarak, IN1 (TP1) ucuna 1KHz'lik sinüzoidal işaret uygulayın.
3. Osiloskobun girişini OUT (TP5) çıkış ucuna bağlayın.
4. Giriş sinyalin frekansını, çıkış sinyalinin yükselme zamanı (t_r), osiloskop ile ölçülebilecek şekilde ayarlayın. Aşağıdaki şekil yardımıyla, V_{p-p} ve t_r değerlerini ölçün ve kaydedin.


$$V_{p-p} = \underline{\hspace{2cm}} \quad t_r = \underline{\hspace{2cm}}$$



5. SR değerini hesaplayın. $SR = 0.8V_{p-p} / t_r = \underline{\hspace{2cm}}$



Şekil 10-25 SR ölçüm devresi



Şekil 10-2-16 Bağlantı diyagramı (KL-25006 blok b)


D. Bant Genişliğinin Ölçülmesi

1. Şekil 10-2-17'deki devre ve Şekil 10-2-18'deki bağlantı diyagramı yardımıyla gerekli bağlantıları yapın. KL-22001 Düzenegindeki +12VDC ve -12VDC sabit güç kaynaklarını, KL-25006 modülüne bağlayın.
2. IN2 giriş ucuna, Fonksiyon Üreteci'nden 1KHz'lik sinüzoidal dalga uygulayın.
3. Osiloskobun girişini IN2'ye bağlayın ve giriş genliğini $400\text{mV}_{\text{P-P}}$ olarak ayarlayın.
4. Giriş frekansını, Tablo 10-2-2'de gösterildiği gibi, 50Hz'den 30KHz'e kadar değiştirin ve her frekansa ilişkin V_O çıkış gerilimini ölçün. $A_V = V_O/V_I$ ve $\text{dB} = 20\log(A_V/A_{V0})$ değerlerini hesaplayın. Burada $A_{V0} =$ maksimum A_V ve $0\text{dB} = 20\log 1$.


f (Hz)	V _o	A _v	A _v /A _{vo} (dB)	f (Hz)	V _o	A _v	A _v /A _{vo} (dB)
50				50			
200				200			
500				500			
1000				1000			
2000				2000			

Tablo 10-2-2


5. Tablo 10-2-2'deki sonuçları kullanarak, Tablo 10-2-3'te frekans tepesi eğrisini çizin. Alt 3-dB frekansını $f_L = \underline{\hspace{2cm}}$ Hz ve üst 3-dB frekansını $f_H = \underline{\hspace{2cm}}$ Hz bulun (f_L ve f_H frekanslarında gerilim kazancı 3dB azalır). Bant genişliğini hesaplayın $BW = f_H - f_L = \underline{\hspace{2cm}}$ Hz.



Tablo 10-2-3 ($A_{V0} = \text{maksimum } A_V$)




Şekil 10-2-17 Bant genişliği ölçüm devresi




Şekil 10-2-18 Bağlantı diyagramı (KL-25006 blok b)

E. Eviren Yükselteç için Offset Gerilimi Ayarı

- Şekil 10-2-19'daki devre ve Şekil 10-2-20'deki bağlantı diyagramı yardımıyla gerekli bağlantıları yapın. Bağlantı kablolarını kullanarak VR2 ve VR3'ü devreye bağlayın. KL-22001 Düzeneğindeki +12VDC ve -12VDC sabit güç kaynaklarını, KL-25006 modülüne bağlayın.
- İşlemsel yükseltecin eviren giriş ucu IN3'ü toprağa bağlayın.
- Osiloskop (DC bağlantıda) yada voltmetre (DCV kademesinde) kullanarak, OUT (TP5) çıkış ucundaki gerilimi ölçün.
- OUT ucundaki gerilimin sıfır olup olmadığını gözleyin. Eğer değilse, aşağıdaki işlemleri gerçekleştirin:
 - VR2(1K)'yi maksimuma ayarlayın.
 - VR3(100K)'ü ayarlayın ve $V_{OUT}=0V$ olana kadar OUT ucundaki gerilim değişimini gözleyin.



Şekil 10-2-19 Offset gerilimi ayarı için devre



Şekil 10-2-20 Bağlantı diyagramı (KL-25006 blok b)

F. Evirmeyen Yükselteç için Offset Gerilimi Ayarı


1. Şekil 10-2-21'deki devre ve Şekil 10-2-22'deki bağlantı diyagramı yardımıyla gerekli bağlantıları yapın. Bağlantı kablolarını kullanarak VR2 ve VR3'ü devreye bağlayın. KL-22001 Düzeneğindeki +12VDC ve -12VDC sabit güç kaynaklarını, KL-25006 modülüne bağlayın.
2. İşlemsel yükseltecin evirmeyen giriş ucu IN2'yi toprağa bağlayın.
3. Osiloskop (DC bağlantıda) yada voltmetre (DCV kademesinde) kullanarak, OUT (TP5) çıkış ucundaki gerilimi ölçün.

4. OUT ucundaki gerilimin sıfır olup olmadığını gözleyin. Eğer değilse, aşağıdaki işlemleri gerçekleştirin:


(1) VR2(1K)'yi maksimuma ayarlayın.

(2) VR3(100K)'ü ayarlayın ve $V_{OUT}=0V$ olana kadar OUT ucundaki gerilim değişimini gözleyin.

KAH
PRODUCTS®



Şekil 10-2-21 Offset gerilim ayarı için devre



Şekil 10-2-22 Bağlantı diyagramı (KL-25006 blok b)

KAH
PRODUCTS®

SONUÇLAR

Katalogda belirtilen Z_i değeri, örneğin $\mu A741$ için, $10M\Omega$ 'dur. Bununla birlikte, OPA eviren yükselteç olarak kullanıldığında, toplam devrenin empedansı, negatif geri beslemenin etkisiyle azalacaktır. Eğer yüksek giriş empedanslı yükselteç devresi gerekiyorsa, evirmeyen yükselteç düzenlemesi kullanılmalı yada eviren yükseltece kaskat olarak gerilim izleyici eklenmelidir.

Eğer yük direncinin değeri de çok küçükse, işlemsel yükseltecin Z_o değeri birkaç Ω düzeyinde olur ve OPA'nın çıkışı kolaylıkla doyuma ulaşır. Böylece dalga şekli kırılmış olur. Z_o 'ı ölçmek için gerilim bölücü yöntemi kullanılması durumunda, V_o 'da bozulma olmaması için, yük olarak daha büyük değerli dirençlerin kullanılması gerekir.

Kataloglarda belirtilen bant genişliği değerleri birkaç MHz'e kadar olabilmektedir. Ancak, gerçekte ölçülen değerler bu şekilde olmayıp, ancak birkaç yüz KHz'lere ulaşabilmektedir.

Statik durumda çıkış gerilimi 0V olacak şekilde OPA'nın DC seviyesini kompanze etmek amacıyla, üretici tarafından sağlanmış offset null uçlarında (741 için 1 ve 5 uçları) gerçekleştirilen gerilim ayarı, offset gerilim ayarı olarak adlandırılır. Tipik çıkış offset gerilimi yaklaşık $\pm 1V$ olduğu için, eviren yükseltecin yükseltme faktörünün 100 olduğu durumda, girişe uygulanan $\pm 10mV$ 'luk gerilim çıkışı $\pm 1V$ 'tan 0V'a kaydıracaktır. OPA'nın açık çevrim kazancı yaklaşık olarak ∞ olduğu için, karşılaştırıcı için offset gerilim ayarı çok zordur. Bundan dolayı çıkış olarak 0V yerine +Vcc veya -Vcc kullanılmaktadır.